臺大團隊勇奪國際積體電路時脈網路合成研發競賽第一名全球唯一同時榮獲擺置全域繞線時脈網路合成競賽之研究團隊

臺大電子研究所與電機系於電子設計自動化領域再創佳績！日前在美國加州聖地牙哥市舉辦的「ACM 國際積體電路實體設計會議」 (ACM International Symposium on Physical Design)公布為期三個多月的「ACM/IEEE ISPD時脈網路合成研發競賽」（ACM/IEEE ISPD Clock Network Synthesis Contest）最終結果，電子所與電機系張耀文教授和電子所博士生施信瑋、碩士生鄭仲鈞與博士生何元凱等同學所研發的NTUclock積體電路時脈網路合成器獲得了第一名(優勝)的榮耀！

「ACM/IEEE ISPD 國際積體電路實體設計研發競賽」是由全球研究計算機科學與電機電子工程的權威學會ACM (Association for Computing Machinery) 與IEEE (Institute of Electrical and Electronics Engineers)所舉辦的。此競賽於2005年首辦，至今年為第5屆，每年12月委由IBM公司公布研發競賽題目，3月繳交研發成果和軟體系統，由IBM公司負責提供測試電路，並測試參賽隊伍所繳交的軟體系統，最後於4月假年度「ACM 國際積體電路實體設計會議」公佈競賽結果。每年競賽題目皆為當今產學界研究積體電路實體設計流程中的重要議題，從最開始兩屆的擺置 (Placement) 競賽、再接續兩屆的全域繞線 (Global Routing) 競賽，到本屆的時脈網路合成 (Clock Network Synthesis) 競賽，皆吸引世界各地的頂尖研究團隊參賽，希望能對目前產學界遇到最棘手的實體設計問題研發出解決方案。五年來，此競賽已成為電子設計自動化領域的年度盛事，每年競賽結果皆吸引產學界高度關注，並獲半導體工業最重要的週刊「電子時報」(EE Times)的報導。

今年的競賽題目為時脈網路合成，此研發技術可直接應用於當今高速電腦設計。時脈網路是積體電路晶片同步系統運算的訊號控制核心，在同樣的晶片架構下，較好的時脈網路不但可以使得同步運算的時間誤差減小，更可以讓晶片的時脈提高，以加快其運算速度。本屆競賽從2008年12月公佈競賽題目與規則開始，至2009年3月中旬繳交研發成果為止，歷時約三個月的時間。參賽團隊所研發設計的時脈網路合成器需有效針對IBM公司所提供的7組先進晶片測試電路做最佳的時脈網路設計，依時脈網路合成器在不同電壓下的時脈延遲範圍大小(即電路同步的時間誤差)來區分高下。競賽結果並由IBM所提供的程式評分，分別對7組設計作排名後，排名總和較小的隊伍獲勝。本屆的參賽隊伍有來自全世界的27個研發團隊，不僅有各知名大學的研究團隊，更有晶片設計龍頭英特爾(intel)和電子設計自動化第一大廠益華電腦(cadence)等產業界的參賽隊伍。

臺大電子所的研究團隊成員有學生施信瑋、鄭仲鈞與何元凱，由電子所與電機系張耀文教授指導，其團隊所設計的時脈網路合成器 NTUclock 經過電路模擬，在不同電壓下同步誤差平均僅約0.03奈秒(10-9秒)左右；現代常見的個人電腦進行一次運算約需300奈秒來看，此同步誤差是相當低的。臺大電子所NTUclock的設計獲得本屆競賽的第一名優勝，排名總和平均為2.43；另外兩隊優勝隊伍為美國密西根大學與新竹交通大學的研究團隊，其排名總和平均分別為2.71與3.29。值得一提的是，積體電路實體設計領域最受注目的三大主題為擺置、繞線與時脈網路合成，此競賽舉辦至今恰涵蓋此三大研究主題，而本校電子所張耀文教授研究團隊為全球唯一獲獎於此三大主題的學校與團隊，其中的積體電路擺置器 NTUplace3和時脈網路合成器 NTUclock更為當今學界第一名的積體電路設計工具，足見臺大在電子設計自動化領域的重要地位。

由於臺灣大學與整體台灣近年來在此競賽與會議的優異表現，也使得「電子時報」(EE Times)於去年報導ISPD競賽結果時特別強調台灣的競賽隊伍打敗所有的歐美隊伍 (“how the Taiwanese beat both the US and European teams”)。而今年「國際積體電路實體設計會議」大會主席IBM公司的Gi-joon Nam博士和議程主席新思科技(Synopsys Inc.)的Prashant Saxena博士於大會中更提及全世界積體電路實體設計研究的重心正往台灣移動中 (“The center of gravity of physical design research is moving to Taiwan.”)，此實為台灣之光。