電子所團隊榮獲新思科技APPs設計競賽冠軍

臺大電子所學生何欣諺、林碩紝在江介宏教授指導下參加新思科技(Synopsys)舉辦的APPs設計競賽(Synopsys APPs Design Contest)，經過半年兩個階段的激烈競爭，脫穎而出獲得冠軍殊榮以及新思科技所頒發的十萬元獎金。

IC設計的複雜度與日俱增，也衍生出了許多相關問題。而電路面積及時序分析是其中很重要的部分，該團隊由業界需求出發，並利用新思科技的軟體工具Verdi實作出可以解決這兩方面問題的程式作品。

迴向電路(Cyclic Circuit)相較於非迴向電路(Acyclic Circuit)可擁有較小的電路面積，但不被現今的IC設計流程支援，主因是它的合法性無法被快速驗證。該團隊針對上述驗證問題提出布林可滿足性(Boolean Satisfiability)的快速求解方法，使得規模至數百萬個邏輯閘的電路可在十幾秒內完成分析，並配合Verdi工具顯示相關資訊方便電路設計者進行除錯(Debug)及優化(Optimization)。

時序方面，IC設計流程的時序收斂(Timing Closure)及時序簽核(Timing Sign-Off)的計算相當耗時，而參賽作品利用功能時序分析(Functional Timing Analysis)方法提供更準確且快速的電路延遲(Delay)計算，並且將此分析更進一步延伸應用到迴向電路上；透過Verdi，所有時序相關資訊都會經由圖示(Schema)展現出來，設計者可藉以找出造成時序違規(Timing Violation)的電路路徑(Path)並且對其進行優化。

何欣諺同學表示Verdi是業界及學界廣為使用的除錯工具，參賽作品即是希望將其與自己在學校的研究結合，使研究更廣泛地被應用。程式作品的重點除了基本的正確性及精準度之外，更要考量使用者的使用經驗及習慣，而好的介面設計是一個業界軟體工具不可或缺的重要元素，能藉這次比賽機會有多面向的學習思考，是很難得的經驗。