臺大團隊榮獲第六屆ACMISPD國際積體電路時脈網路合成研發競賽第三名

臺大電子研究所與電機系於電子設計自動化領域再創佳績！日前在美國加州舊金山舉辦的「ACM 國際積體電路實體設計會議」 (ACM International Symposium on Physical Design) 公布為期三個多月的「ACM ISPD高效能時脈網路合成研發競賽」（High Performance Clock Synthesis Contest）最終結果，臺大電子所與電機系張耀文教授和電子所博士生施信瑋、碩士生李緒頡與博士生何冠賢等同學所研發的NTUclock積體電路時脈網路合成器獲得了第三名的榮耀！

「ACM ISPD 國際積體電路實體設計研發競賽」是由全球研究計算機科學與電機電子工程的權威學會ACM (Association for Computing Machinery)所舉辦。此競賽於2005年首辦，至今年為第6屆，每年12月委由IBM公司公布研發競賽題目，2月繳交研發成果和軟體系統，今年由IBM和Intel等公司共同提供測試電路，並測試參賽隊伍所繳交的軟體系統，最後於3月假年度「ACM 國際積體電路實體設計會議」公佈競賽結果。每年競賽題目皆為當今產學界研究積體電路實體設計流程中的重要主題，從最開始兩屆的擺置 (Placement) 競賽、接續兩屆的全域繞線 (Global Routing) 競賽，到最近兩屆的時脈網路合成 (Clock Network Synthesis) 競賽，皆吸引世界各地的頂尖研究團隊參賽，希望能對目前產學界遇到最棘手的實體設計問題研發出解決方案。六年來，此競賽已成為電子設計自動化領域的年度盛事，每年競賽題目皆帶動相關領域的研究熱潮，而競賽結果亦吸引產學界的高度關注，並獲半導體工業最重要的「電子時報」(EE Times)等媒體的報導。

今年競賽的題目為高效能時脈網路合成，時脈網路是積體電路晶片同步系統運算的訊號控制核心，其設計的品質直接決定晶片的效能。今年競賽效能要求高達2 至 3 GHz的全晶片時脈和超過133 GHz的區域時脈，同時要處理對各種電路元件製程變異所造成的誤差，以確保晶片在高速運算下的各種需求，此研發技術可直接應用於當今高速晶片的設計，例如微處理器和高速網通晶片等。本屆競賽從2009年12月公佈競賽題目與規則開始，至2010年2月中旬繳交研發成果為止，歷時約三個月的時間。參賽團隊所研發設計的時脈網路合成器需有效針對8組先進晶片測試電路(5組由IBM公司提供，3組由Intel公司提供)做最佳的時脈網路設計，依時脈網路合成器在考慮製程變異下的時脈延遲範圍大小(即電路同步的時間誤差)來區分高下。競賽結果並由IBM所提供的程式評分，分別對8組設計作排名後，排名總和較小的隊伍獲勝。本屆的參賽隊伍有來自亞洲、美洲和歐洲的22個團隊，不僅涵蓋各知名學府，更有兩岸三地和臺灣的臺、清、交、成等頂尖學校參與。

臺大電子所的研究團隊成員有學生施信瑋、李緒頡、何冠賢，和電子所與電機系張耀文教授，其團隊所設計的時脈網路合成器獲得本屆競賽的第三名優勝 (winner)；另外兩隊優勝隊伍為美國密西根大學與香港中文大學的研究團隊(第四名為美國普渡大學的研究團隊)。值得一提的是，積體電路實體設計領域最受注目的三大主題為擺置、繞線與時脈網路合成，此競賽舉辦至今恰涵蓋此三大研究主題，而臺大與本校電子所張耀文教授研究團隊為全球唯一獲獎於此三大主題的學校與團隊，該團隊於此競賽更累計獲獎四次並蟬聯近三屆優勝，為此競賽最佳紀錄保持單位，足見臺大在電子設計自動化領域的重要地位(此會議網站為 www.ispd.cc)。