劉致為教授實驗室博士生榮獲2021 IEDM Roger A. Haken Best Student Paper Award

由台積電-臺灣大學聯合研發中心劉致為教授研究團隊的博士生，於2021年在國際頂尖半導體會議IEEE IEDM發表研究論文，榮獲Roger A. Haken Best Student Paper Award（最佳學生論文獎），為第一位獲得此獎項的臺灣學生。第一作者蔡仲恩為本校電子所奈米電子組的博士生，與指導教授劉致為於2022年12月5日在美國舊金山聯合廣場希爾頓飯店舉行的第68屆IEDM會議上獲頒此殊榮，也讓全世界看見臺大在半導體領域的優異成果。

獲獎論文題目為「Highly Stacked 8 Ge0.9Sn0.1 Nanosheet pFETs with Ultrathin Bodies (~3nm) and Thick Bodies (~30nm) Featuring the Respective Record ION/IOFF of 1.4x107 and Record ION of 92μA at VOV=VDS= -0.5V by CVD Epitaxy and Dry Etching」，論文中展示世界首顆高層數堆疊鍺錫奈米片電晶體 (highly stacked GeSn nanosheet transistor) 。透過磊晶 (epitaxy) 與蝕刻 (etching) 兩大關鍵製程的優化，成功製備出厚度為3奈米的鍺錫極薄通道 (GeSn ultrathin body) ，由於量子侷限的效應，可大幅降低電晶體的漏電流，達到鍺錫/鍺三維P型電晶體中在VDS= -0.05V時的開關電流比> 107的世界紀錄。八層堆疊鍺錫厚奈米片 (GeSn thick nanosheet)則提升驅動電流至鍺錫/鍺三維P型電晶體的世界紀錄。

台積電即將在2奈米技術節點使用閘極環繞式 (gate-all-around, GAA)的電晶體結構，使通道的控制能力更強，進一步降低漏電流、減少功耗，其結構即為堆疊奈米片 (stacked nanosheet)。另一方面搭配通道堆疊 (channel stacking)的技術，以及使用高遷移率通道 (high mobility channel)，可增加電晶體的驅動電流。在劉教授研究團隊獲獎的論文中，即整合高通道堆疊層數、高遷移率通道，以及極薄通道的奈米片電晶體結構，可使半導體晶片的效能更高，並更加節能省電。

於國際頂尖半導體會議VLSI 2022中，劉教授研究團隊更發表開關電流比與次臨界擺幅 (subthreshold swing, SS)皆為世界紀錄的八層堆疊鍺錫極薄通道電晶體 (平均通道厚度為2.4奈米)，次臨界擺幅為接近理想值的64mV/dec。高載子遷移率的矽鍺 (SiGe)、鍺 (Ge)、鍺錫 (GeSn)等四族的矽基材料，其製程與現今業界成熟的矽製程技術有良好的相容性，在元件效能表現上也十分優異，具有成為先進技術節點通道材料的潛力。藉由學界和業界的合作研究，共同擬定未來方向，可將成果應用於實際量產，使半導體技術不斷發展進步。

得獎論文全文：https://ieeexplore.ieee.org/document/9720660
IEDM Roger A. Haken Best Student Paper Award：https://www.ieee-iedm.org/roger-a-haken-best-student-paper-award
相關報導：https://www.digitimes.com.tw/tech/dt/n/shwnws.asp?id=0000652484_SET3B7DH9TERNL3IIH0UV
https://www.digitimes.com/news/a20221202VL205.html